100G single lambda QSFP28のFEC制御
100GBAS-DR/FR1/LR1のQSFP28トランシーバーは、トランシーバー内にFEC機能を備えています。これは、通常の25G laneのRS(528,514) FECではなくRS(544,514)が必要だからです。
25G lane対応のファブリックはRS(544,514)を備えていませんので、FECなしの64/66B NRZ 4lane(CAUI-4)で機器から信号を受け取りそれをGEARBOXで一本に合成しRS(544,514) FEC処理をしてPAM4変調で送り出す構成です。
この時に、測定の都合でFECを無効にしたい時に制御する方法が問題です。SFF-8636には該当する機能の定義がRev 2.10から追加されました。
- Vendor Specificの領域を使う
- CDR Rate Select設定に追従する
- page 03hのoptionを使う（Rev 2.10以降)
A0h byte 106 Vendor Specific
|
|
|
|---|---|
|
|
0X00:FUNC_MODE_4_26G_NRZ_T O_1_106G_PAM4_FEC_BYPASS 0X01:FUNC_MODE_4_25G_NRZ_T O_1_106G_PAM4_FEC 0X02:FUNC_MODE_4_25G_NRZ_T O_1_106G_PAM4_NOFEC 0X03:FUNC_MODE_2_53G_NRZ_T O_1_106G_PAM4_FEC_BYPASS
|
A0h byte 88 Rate Select
Version 2 - Page 00h Byte 141 Bit 1 = 1
| Description | |
|---|---|
| 00 | Optimized for signaling rates less than 12 GBd |
| 01 | Optimized for signaling rates from 12 up to 24 GBd |
| 10 | Optimized for signaling rates from 24 up to 26 GBd |
| 11 | Optimized for 26 GBd signaling rates and above |
Page 03h byte 230(optional)
- Page 03h 230Byte Bit 7 (Host-Side FEC enable) = 1b (enable)
- Page 03h 230Byte Bit 6 (Media-Side FEC enable) = 1b (disable)
SFF-8024以上の定義
Table 4-4
| Description of Module Capability | |
|---|---|
| 25h | 100GBASE-DR (Clause 140), CAUI-4 (no FEC) |
| 26h | 100G-FR or 100GBASE-FR1 (Clause 140), CAUI-4 (no FEC) |
| 27h | 100G-LR or 100GBASE-LR1 (Clause 140), CAUI-4 (no FEC) |
| 2Ah | 100GBASE-FR1 (P802.3cu, Clause 140) |
| 2Bh | 100GBASE-LR1 (P802.3cu, Clause 140) |
| 2Ch | 100G-LR1-20 MSA, CAUI-4 (no FEC) |
| 2Dh | 100G-ER1-30 MSA, CAUI-4 (no FEC) |
| 2Eh | 100G-ER1-40 MSA, CAUI-4 (no FEC) |
| 2Fh | 100G-LR1-20 MSA |
| 34h | 100G-ER1-30 MSA |
| 35h | 100G-ER1-40 MSA |
同じ100GBASE-DR/FR1/LR1でも、QSFP28の4x25Gの時とSFP112の時では別なtype codeが割り当てられている。
BROADCOM BCM87103
https://docs.broadcom.com/doc/87103-PB